孟煦
发布时间:2020-11-05    发布人:戚昊琛    阅读次数:6004

姓 名:孟煦

职 称:副教授

职 务:

所属系:集成电路系

邮 箱:xmen@hfut.edu.cn

电 话:

个人简介:

孟煦,男,19891月出生,2016年获中国科学技术大学工学博士学位

研究方向:

模拟集成电路设计: 高性能时钟产生及频率综合电路研发;高性能时间域电路研发

开设课程(本科生、研究生):

本科生课程《信号与系统》、《射频集成电路设计基础》

科研项目:

1、国家自然科学青年科学基金项目,低噪声无电感小数频率综合器研究与设计,2018-012020-12,在研,主持。

2、直流平衡LVDS解码器技术开发,2020-122022-12,在研,主持

3、可编程锁相环知识产权分析,2020-062022-06,在研,主持;

4、零延迟时钟缓冲芯片技术开发,2020-062022-06,在研,主持;

516b串并转换芯片技术研发,2020-06-2022-06,在研,主持

6DVI视频接口发送器技术开发,2020-032022-03,在研,主持;

7、差分时钟扇出缓冲器技术开发,2019-122021-12,在研,主持;

8、高精度TDC转换器预研,2019-032020-03,在研,主持;

9、展频时钟发生器建模开发,2018-112020-10,在研,主持;

10、大功率DC-DC升压/降压等电路的研发,2018-082020-07,在研,主持;

代表成果(著作、论文、专利等,限10项):

1X. Meng(*), L. Zhou, F. Lin and C.-H. Heng, “A Low-Noise Digital-to-Frequency Converter Based on Injection-Locked Ring Oscillator and Rotated Phase Selection for Fractional-N Frequency Synthesis”, IEEE Transactions on Very Large Scale Integration Systems, Vol. 27, No. 6, 2019.

2X. Meng(*), Y. Yin, and J. Han, “A Low Noise sub-Gigahertz Fractional-N Frequency Generator with Cascaded FIR”, Journal of Circuits, Systems, and Computers, Vol. 28, No. 3, 2019.

3Xu Meng(*), Fujiang Lin, “Clock Generator IP design in 180 nm CMOS Technology”, Analog Integrated Circuits and Signal Processing, 2016.4.11, 873):369~377.

4Xu Meng(*), Lianhong ZhouFujiang LinChun-Huat Heng, “390-640MHz Tunable Oscillator Based on Phase Interpolation with -120dBc/Hz In-Band Noise”, 2015 IEEE Custom Integrated Circuits Conference (CICC 2015), San Jose, 2015. Sep

获奖荣誉:

2&3届全国集成电路创新创业大赛“优秀指导教师”

个人(实验室)主页:



0551-62919106

关注学院公众号