肖昊
发布时间:2020-11-05    发布人:系统管理员    阅读次数:7254
        姓 名:
        肖昊
        职 称:
        教授 博士生导师
        职 务:
        无
        所属系:
        微电子工程系
        邮 箱:
        xiaohao@hfut.edu.cn
        办公室:
        翡翠湖校区科教楼A座1803(西)

个人简介:

   2017/10 - 至今,合肥工业大学,电子科学与应用物理/微电子学院,教授,博导
   2014/03 - 2017/09,南京航空航天大学,电子信息工程学院,讲师,硕导
   2012/10 - 2014/03,日本东京工业大学,计算机工程,博士后
   2009/10 - 2012/09,日本东京工业大学,计算机工程,博士
   2006/09 - 2009/06,复旦大学,微电子学与固体电子学,硕士
   2001/09 - 2005/06,浙江大学,电子信息工程,学士

研究方向:

   1、专用硬件加速器、多核片上系统(MPSoC)设计
   2、机器视觉、人工智能芯片
   3、信息安全、可信计算芯片

开设课程:

   本科生课程:《微处理器体系结构及设计》、《数字图像处理原理与实现》

科研项目:

   1、国家自然科学基金面上项目,可热感知的高能效三维存算一体深度神经网络加速架构研究,主持,2020/01-2023/12;
   2、阿里巴巴合作项目,自主可控可信计算芯片,主持,2020/01-2021/12;
   3、国家自然科学基金重点项目,集成电路近似计算基础理论与设计方法,参与,2019/01-2023/12;
   4、国防重点实验室基金,基于FPGA的深度神经网络加速器设计技术,参与,2019/01-2020/12;
   5、航空科学基金,基于多核处理阵列的低功耗类脑计算加速器研究,主持,2018/10-2020/09;
   6、上海航天八院合作项目,火星探测器光学导航系统,主持,2017/03-2018/12;
   7、国家自然科学基金青年项目,神经形态多核处理器的架构模型研究,主持,2016/01-2018/12;
   8、中国博士后科学基金,基于多核处理阵列的低功耗类脑计算加速器研究,主持,2016/11-2018/10;
   9、江苏省自然科学基金青年项目,基于多核架构的分布式I/O管理模型研究,主持,2014/07-2017/06;
   10、华为创新研究计划,动态可配置加速器技术,主持,2014/03-2015/02。

代表成果:

   (1) Hao Xiao, Yanming Fan, Fen Ge, Zhang Zhang, Xin Cheng, “Algorithm-Hardware Co-design of Real-Time Edge Detection for Deep-Space Autonomous Optical Navigation”, IEICE Transactions on Information and Systems, Vol. E103-D, No. 10, Oct. 2020.
   (2) Hao Xiao, Xiang Yin, Ning Wu, Xin Chen, Jun Li, Xiaoxing Chen, “VLSI Design of Low-cost and High-precision Fixed-point Reconfigurable FFT Processors”, IET Computers & Digital Techniques, Vol.12, Issue 3, pp.105-110, May. 2018.
   (3) Hao Xiao, Busheng Zheng, Tsuyoshi Isshiki, Hiroaki Kunieda, “Hybrid Shared-memory and Message-passing Multiprocessor System-on-Chip for UWB MAC Layer”, IET Computers & Digital Techniques, Vol. 11, Issue 1, pp.8-15, 2017.
   (4) Hao Xiao, Ning Wu, Fen Ge, T. Isshiki, H. Kunieda, Jun Xu, “Efficient Synchronization for Distributed Embedded Multiprocessors,” IEEE Transactions on Very Large Scale Integration (VLSI) Systems, Vol. 24, No. 2, pp.779-783, Feb. 2016.
   (5) Hao Xiao, Huajuan Zhang, Fen Ge, Ning Wu, “A MapReduce architecture for embedded multiprocessor system-on-chips”, IEICE Electronics Express, Vol. 13, No. 2, pp.1-9, Feb. 2016.
   (6) Hao Xiao, Ning Wu, Fen Ge, Guanyu Zhu, Lei Zhou, “Distributed Synchronization for Message-passing based Embedded Multiprocessors,” IEICE Transactions on Information and Systems, Vol. E98-D, No. 2, pp.272-275, Feb. 2015.
   (7) Hao Xiao, T. Isshiki, A. U. Khan, D. Li, H. Kunieda, Y. Nakase, S. Kimura, “A Low-Cost and Energy-Efficient Multiprocessor System-on-Chip for UWB MAC Layer,” IEICE Transactions on Information and Systems, Vol. E95-D, No. 8, pp. 2027-2038, Aug. 2012.
   (8) Hao Xiao, T. Isshiki, D. Li, H. Kunieda, Y. Nakase, S. Kimura, “Optimized Communication and Synchronization for Embedded Multiprocessors Using ASIP Methodology,” IPSJ Transactions on System LSI Design Methodology, Vol. 5, August Issue, pp. 118-132, Aug. 2012.
   (9) Hao Xiao, An Pan, Yun Chen, Xiaoyang Zeng, “Low-cost Reconfigurable VLSI Architecture for Fast Fourier Transform,” IEEE Transactions on Consumer Electronics, Vol. 54, Issue. 3, pp. 1617-1622, Nov. 2008.


0551-62919106

关注学院公众号