郑海务: 基于机械能捕获的换能器：材料选择、器件设计与电路优化
报告时间：2026年8月2日上午9:00-9:40
报告地点：源牌国际酒店三楼2号会议室
报 告 人：郑海务 教授
工作单位：河南大学物理与电子学院
举办单位：合肥工业大学微电子学院
报告简介：
无源物联网将在未来形成千亿级别的产业，而无源物联网最典型的特点是实现自供能。以机械能收集为代表的环境能量收集技术有望成为保障物联网节点运行的变革性解决方案。本报告将从材料选择、器件设计与微能源管理电路优化三个维度探讨基于机械能捕获的换能器(纳米发电机)，并简要介绍其应用场景。
报告人简介：
郑海务，硕士毕业于合肥工业大学，博士毕业于中国科学技术大学。现为河南大学物理与电子学院教授、河南省特聘教授、中原基础研究领军人才、河南大学集成电路科学与工程省重点学科牵头人、河南省智能微纳传感技术与应用工程研究中心主任。研究领域为电子材料、光电信息器件与自供电智能传感系统。累计发表论文130余篇，近五年以第通讯作者发表SCI论文42篇。主持国家自然科学基金面上项目4项，第一完成人获得河南省自然科学奖二等奖1项。
梁燕:基于混沌边缘理论的忆阻神经动力学研究
报告时间：2026年8月2日上午9:00-9:40
报告地点：源牌国际酒店四楼策源厅
报 告 人：梁燕 副教授
工作单位：杭州电子科技大学
举办单位：合肥工业大学微电子学院
报告简介：
神经形态计算是探索非冯·诺依曼架构的一种技术路径，其中实现高效的神经元电路是一个待解决的问题。忆阻器因其局部有源等特性，被用于神经元电路的构建。混沌边缘域作为局部有源域中的一个子区域，具有放大微弱信号的能力，并与自组织临界性等复杂系统行为相关联。本报告围绕混沌边缘理论，介绍局部有源忆阻器的建模方法、基于忆阻器的神经元电路设计、神经元动力学特性分析，以及忆阻轴突信号传递机制及其硬件实现。
报告人简介：
梁燕，女，博导，副教授，长期从事忆阻器、非线性动力学和神经形态计算研究。IEEE非线性电路与系统技术委员会专委，主持国家自然科学基金项目3项、浙江省自然科学基金项目2项。近五年围绕研究方向在IEEE TCAS、TCAD等期刊发表SCI论文40余篇，获IEEE电路与系统学会Guillemin-Cauer最佳论文。
程瑜华：基于非厄米例外点的超高灵敏无线无源传感
报告时间：2026年8月2日9:40-10:20
报告地点：源牌国际酒店三楼2号会议室
报 告 人：程瑜华 教授
工作单位：杭州电子科技大学
举办单位：合肥工业大学微电子学院
报告简介：
以宇称时间对称系统为代表的伪厄米系统存在诸如非厄米趋肤效应、例外点（Exception Point, EP）、拓扑手性等有趣的物理现象。此报告将介绍课题组近期在基于非厄米EP的LC无线无源传感研究方面的工作。具体地，将首先介绍非厄米和EP的特性及其在电路上的应用，尤其是在实现超高灵敏传感上的潜在优势。其次，在LC无线传感平台上围绕EP定位和调控、阶数提升、灵敏度增强等问题，介绍反宇称时间系统，非互易耦合调控，非线性（实数）增益提升阶数，复数增益重构，以及极简EP系统的实现等。
报告人简介：
程瑜华，杭州电子科技大学教授，入选浙江省高校领军人才计划。研究方向为非厄米无线传能和无线传感及其应用。曾在佐治亚理工学院GT-Bionics实验室访问，从事植入式脑机接口的无线供电方向研究。以一作和通讯作者发表SCI论文30余篇，撰写专著1本。
郭铭强: 高速ADC关键技术发展——从动态时变放大器到时间域量化技术革新
报告时间：2026年8月2日9:40-10:20
报告地点：源牌国际酒店四楼策源厅
报 告 人：郭铭强 助理教授
工作单位：澳门大学
举办单位：合肥工业大学微电子学院
报告简介：
近年来，动态时变放大器与时间域量化技术快速迭代发展，已在高速模数转换器（ADC）中得到广泛应用。本报告依托课题组2025/2026发表的自研 4 款高性能 ADC 芯片成果，围绕动态时变放大器、时域量化两大核心技术突破，探究两类技术交叉融合的创新架构设计方法，为下一代高性能 ADC 的研发提供新思路与工程实践依据。
报告人简介：
郭铭强现任澳门大学微电子研究院/模拟与混合信号集成电路全国重点实验室助理教授，博士生导师。近年来作为项目负责人主持高速ADC领域 国家级、省部级科研项目 4 项，横向合作项目 3 项，校级项目 3 项；发表国际IEEE学术论文40 余篇，其中含《IEEE Journal of Solid-State Circuits》(JSSC)及《IEEE Transactions on Circuits and Systems I》(TCAS-I) 论文15篇，以及三大集成电路设计领域顶级会议：国际固态电路会议 ISSCC、超大规模集成电路研讨会 VLSI、国际定制集成电路会议 CICC论文 12 篇。
薛晓勇: 存算一体技术研究进展与产业化落地
报告时间：2026年8月2日上午10:40-11:20
报告地点：源牌国际酒店四楼策源厅
报 告 人：薛晓勇研究员、首席科学家/存算专家
工作单位：复旦大学、上海光羽芯辰科技有限公司
举办单位：合肥工业大学微电子学院
报告简介：
冯·诺依曼架构的“存储墙”与“功耗墙”问题在AI大模型时代愈发严峻，存算一体技术通过将计算与存储融合，从根源上减少数据搬运开销，成为突破传统架构瓶颈的关键路径。当前，存算一体涵盖多种实现形式：先进封装（2.5D/3D）与HBM通过系统级集成提升带宽密度；DRAM PIM将计算资源嵌入存储芯片内部，显著改善访存带宽；基于SRAM、eDRAM及eNVM（RRAM/MRAM/PCM）的存内计算加速器则针对高并行算子提供超高能效。然而，存算一体仍面临通用性受限、模拟方案对PVT敏感、数字方案面积效率偏低，以及先进封装良率与散热等工程挑战。产业界正积极推动近存计算落地（如DRAM/Flash+逻辑堆叠、计算型存储），学术界则探索新型存储介质的存内计算，产学研协同加速技术迭代。
报告人简介：
薛晓勇，博士，复旦大学微电子学院研究员，研究领域涵盖存储器、存算一体数模混合设计，以及基于DRAM、SSD的大容量存储与近存计算；以主要作者身份发表论文80余篇，相关成果被台积电、三星电子等知名企业引用，部分技术应用于华为海思、中兴通讯、无锡华润等重点企业；主持科技部重点研发计划课题、国家自然科学基金面上项目、上海市科委项目等省部级及以上课题10余项；编写存储器领域专著3部，获授权专利20余项；入选上海市东方英才“拔尖项目”，荣获IEEE ASICON最佳论文奖、上海市计算机学会“杰出表现奖”等荣誉；兼任上海光羽芯辰科技有限公司首席科学家/存算专家，负责存算前沿技术的研发与落地。
岳金山: 基于存算一体架构的AI芯片设计与架构探索
报告时间：2026年8月2日10:40-11:20
报告地点：源牌国际酒店三楼2号会议室
报 告 人：岳金山 副研究员
工作单位：中国科学院微电子研究所
举办单位：合肥工业大学微电子学院
报告简介：
随着人工智能与大模型算法快速发展，如何持续提升计算性能和能量效率成为人工智能芯片设计的重要挑战。存算一体架构展现出超越传统冯诺依曼架构的高能效潜力，有望成为新的设计范式。本次报告将围绕存算一体电路、架构与芯片设计，从高能效、通用性、可扩展等维度展开，介绍稀疏存算一体，浮点存算一体、异构多核存算一体等设计技术，并探讨存算一体片上系统层面的高能效设计挑战及解决方案。
报告人简介：
岳金山，中国科学院微电子研究所副研究员，博士生导师。主要从事高能效存算一体架构与人工智能芯片研究，在固态电路与体系架构领域的重要期刊、会议发表论文90余篇，包括JSSC、ISSCC、VLSI、DAC等。主持国家自然科学基金青年项目、重大研究计划重点项目课题等，入选中国科学院引才计划青年项目、北京市科技新星，担任A-SSCC、DAC、ICCAD等技术委员会委员。
王静: 大模型辅助电路设计：从知识检索、生成增强到安全协同
报告时间：2026年8月2日上午11:20-12:00
报告地点：源牌国际酒店四楼策源厅
报 告 人：王静 讲师
工作单位：南京邮电大学
举办单位：合肥工业大学微电子学院
报告简介：
大语言模型正逐步从通用问答工具走向集成电路设计流程中的知识助手与设计智能体。然而，电路设计具有专业知识高度分散、物理约束复杂、设计 IP 敏感等特点，使大模型的“能生成”与设计结果的“可采用”之间仍存在差距。本报告将从电路设计者的视角出发，结合报告人在模拟电路知识检索、检索增强生成以及 IP 保护等方面的研究探索，讨论大语言模型如何参与电路理解、生成与协作等真实设计流程，并进一步分析构建可验证、可落地的电路设计智能体所面临的关键问题与可能方向。
报告人简介：
王静，南京邮电大学集成电路科学与工程学院（产教融合学院）讲师。2025年博士毕业于复旦大学微电子学院。主要从事电源管理与模拟集成电路设计和大语言模型赋能的电子设计自动化研究，在 IEEE JSSC、TPE 以及 ICML、ICCAD 等高水平期刊和会议发表论文十余篇。主持全国重开放子课题，参与多项国家级重点科研项目，担任 TIE、TCAS-II、MJ、ACL Rolling Review等期刊和会议的审稿人。
